PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07254821 A

(43) Date of publication of application: 03.10.95

(51) Int. CI

H03D 7/12 H03D 7/00

(21) Application number: 06043421

(71) Applicant:

NEC CORP

(22) Date of filing: 15.03.94

(72) Inventor:

MIYA TATSUYA


(54) FREQUENCY CONVERTER

(57) Abstract:

PURPOSE: To obtain a frequency converter with high mutual conductance and with a low noise figure able to drive a load of a low impedance without a matching circuit by providing a 3rd FET in parallel to a 1st FET of a dual gate FET.

CONSTITUTION: A FET 3 is connected in parallel with a FET 1 of a dual gate FET 4. A voltage of a gate G_3 is biased so that a drain current nearly equal to a set drain current of the FET 2 supplied to the FET 3 An RF signal is inputted to a gate G_1 and a local signal (local oscillating signal) is inputted to the gate G_2 . An IF (intermediate frequency) signal is extracted from a drain D_2 , a gate bias V_1 of the FET 1 is set in the vicinity of a pinch-off voltage. A gate bias V_2 of the FET 2 is set so that the drain current at its operating point is close to nearly a half of its short-circuit current and a saturation current.

COPYRIGHT: (C)1995,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-254821

(43)公開日 平成7年(1995)10月3日


(51) Int.Cl. ⁸		識別記号	FΙ	技術表示箇所				
H03D	7/12	С			÷			
		Z		•				
•	7/00	D					,	
-		E					•	
				審査請求	未請求	請求項の数7	OL	(全 6 頁)
(21)出願番号		特願平6-43421		(71)出願人				
(00) ((1885 P)					日本電気を			
(22)出顧日		平成6年(1994)3月15日		(72)発明者		区芝五丁目7個	151号	
		•		(12)元明有		区芝五丁目7個	41号	日本電気株
					式会社内			H-1
				(74)代理人		5林 忠		
				-			٠	

(54) 【発明の名称】 周波数変換器

(57)【要約】

【目的】 低雑音指数、高変換利得の特性を有し50Ω 系負荷を駆動することが出来る周波数変換器を提供する。

【構成】 周波数混合素子として第1、第2FETで成る2ゲートFETが用いられ、第1FETに並列に第3FETが接続されている。第1FETのゲートはほぼピンチオフ電圧に設定され、それによって低雑音指数が保証される。第2FETは、高gmに設定され、周波数変換された信号を出力する。第3FETは第2FETを流れる電流の流路を提供するように、ゲートバイアスが設定される。したがって、第2FETは、第1FETのゲート電圧に関係なく高gmに設定され、それによって高変換利得が保証される。



【特許請求の範囲】

【請求項1】 第1の信号を入力する第1のゲートと第2の信号を入力する第2のゲートを有するデュアルゲートFETを周波数混合素子として備えている周波数変換器において、第1のゲートに関するFET部分を第1のFET、第2のゲートに関するFET部分を第2のFETとするとき、

第1のFETに並列に接続されていて、第2のFETの 動作点におけるドレイン電流にほぼ等しいドレイン電流 が流れるように、ゲート電圧がバイアスされている第3 のFETを有することを特徴とする周波数変換回路。

【請求項2】 第1のゲートが、ほぼピンチオフ電圧に バイアスされている、請求項1に記載の周波数変換器。

【請求項3】 デュアルゲートFETおよび第3のFETはデプレッション形FETであり、第2のFETのドレイン電流ー電圧特性の、ゲート、ソース間短絡時における飽和ドレイン電流をIDSS とするとき、第2のFETの動作点におけるドレイン電流が、ほぼ(1/2)IDSS になるように、第2のゲートのバイアス電圧が設定される、請求項2に記載の周波数変換器。

【請求項4】 第3のFETのチャネル幅が第2のFE Tのチャネル幅のほぼ1/2である、請求項1または3 に記載の周波数変換器。

【請求項5】 デュアルゲートFETおよび第3のFE Tがセルフバイアスされている、請求項3に記載の周波 数変換器。

【請求項6】 第2のゲートと共通端子との間に、第2の信号の周波数を共振周波数とする直列共振回路が接続され、周波数変換された信号は第2のFETのドレインから出力される、請求項2に記載の周波数変換器。

【請求項7】 請求項2に記載の周波数変換器を用いた モノリシック半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、周波数混合素子として デュアルゲートFETを用いた周波数変換器に関し、特 にマイクロ波帯の信号を扱う周波数変換器に関する。

[0002]

【従来の技術】従来、周波数変換器(以下ミキサと略称する)には、デュアルゲートFETが周波数混合素子として用いられている。図7は、従来のデュアルゲートFETミキサの構成図である。図7のミキサは、周波数混合用のデュアルゲートFET5、RF周波数帯整合回路6、ローカル周波数帯整合回路7、IF周波数帯整合回路8によって構成されている。ここで、デュアルゲートFET5の各端子に付けられた記号G11、G12、D、Sはそれぞれ第1ゲート、第2ゲート、ドレイン、ソースを表わす。図7に示されている様にRF信号は整合回路6を経由して第1ゲートに入力され、ローカル信号は整合回路7を経由して第2ゲートに入力される。またIF

信号は整合回路8を経由してドレインから取り出されるのが一般的である。周波数混合は、主に、第1ゲートからみた、FET5の相互コンダクタンス(以下gmと略記する。)が、第2ゲートに入力されたローカル信号によってローカル周波数の変調をうけ、第1ゲートに入力されたRF信号が第1ゲート・ソース間容量を介してgmの変調成分と結合することによって生じると考えることができる。生成された周波数混合成分のうちのIF周波数成分の大きさは、gmをローカル角周波数 ω 0 でフーリェ展開した式

[0003]

【数1】

$$g_m = \sum_{k=0}^{\infty} g_k \cos k \omega_0 t$$

の中の角周波数ωο で振動する項の係数 g1 に依存し、 g: が大きい程、RF周波数からIF周波数への変換利 得が大きくなる。g1 を大きくするためには、gm自体 を大きくする必要があるが、実際にデュアルゲートFE Tをミキサとして使用する場合は、雑音指数を低くする ために、第1ゲートをソースに短絡した時の飽和ドレイ ン電流よりかなり小さなドレイン電流になるように第1 ゲートを深くバイアスするのが通常である。すなわち、 FETの遮断電圧(以下Vthと略称する)に近い電圧を 第1ゲートに印加して、電流を抑えて使用している。図 8は、デュアルゲートFETを、2つのFET11, 1 2の直列接続で表現した図で、図7のデュアルゲートF ET5とは、回路としては等価である。以下の記述で、 デュアルゲートFET5の、FET11に等価な部分を 第1ゲートに関するFETと記し、FET12に等価な 30 部分を第2ゲートに関するFETと記す。ところで、上 記に示す従来のデュアルゲートミキサでは、電流を小さ く抑えられているためgmも低下してしまい、その結 果、g: も小さくなって変換利得を大きくする事ができ なかった。動作点でのgmを大きくするためにFETの Vtnも浅くするという工夫もされている。

【0004】しかし、従来のデュアルゲートFETの、第1、第2ゲートに関するFETは同一の構造に形成され、両ゲートに関する遮断電圧Vthは等しいため、第1ゲートに関する遮断電圧を浅くすると、第2ゲートに関するVthも浅くなり、その結果、大信号であるローカル信号で、第2ゲートが振られたときに、第2ゲートによるFETの遮断状態が長くなり、g1の増大に限界を生じるという問題があった。

【0005】この問題を解決するためのデュアルゲート FETが特開平1-289304号公報に記載されている。このデュアルゲートFETは、第1ゲート、第2ゲートに関する遮断電圧Vthが異なるように設定されている。図9、図10は、同公報記載のデュアルゲートFE Tの断面構造を示す図である。図9のFETは、第2ゲート下の活性層の不純物濃度n2が第1ゲート下の活性

20

3

層の不純物濃度 n_1 よりも大きくなるように形成されている。図100FETは、第2ゲート下の活性層の厚さが第1ゲート下の活性層の厚さよりも厚く形成されている。このように、各々のゲート下の活性層の注入条件を変える事により第1ゲートに関するVthを浅くして、動作点で g_1 をなるべく大きくし、かつ第2ゲートに関するVthを深くして、上記の問題を防ぐようにしたものである。この従来技術によって多少の変換利得の増大はあるが、電流そのものが第1ゲートで決定されて小さいため、第1ゲートのVthを浅くしても g_1 の増大には限界があった。

[0006]

【発明が解決しようとする課題】従来のデュアルゲート FETミキサは、上記のように雑音指数を低くするために電流を小さく抑えていた。その結果、動作点での g^m が小さくなり、変換利得を大きくする事ができなかった。 g^m を大きくするためにFETのVthを浅くしたり、上記公報記載の従来技術に示されているように各ゲート下の注入条件を変えても、 g^m の増大には限界があった。さらに、電流が小さいため、負荷の駆動能力がないので、500系(特性インピーダンス500の同軸ケーブル)と直接接続できず、出力に整合回路、またはインピーダンス変換器を接続して信号を取り出さなければならなかった。

【0007】本発明の目的は、低雑音指数で、かつ、低インピーダンスの負荷をも整合回路なしに駆動することが出来る高gmの周波数変換器を提供することにある。 【0008】

【課題を解決するための手段】上記の目的を達成するために、本発明の周波数変換器は、第1の信号を入力する第1ゲートと第2の信号を入力する第2のゲートを有するデュアルゲートFETを周波数混合素子として備えている周波数変換器において、第1のゲートに関するFET部分を第1のFETとするとき、第1のFETに並列に接続されていて、第2のFETの動作点におけるドレイン電流にほぼ等しいドレイン電流が流れるように、ゲート電圧がバイアスされている第3のFETを有し、第1のゲートは、ほぼピンチオフ電圧にバイアスされている。【0009】デュアルゲートFETおよび第3のFET

【0009】デュアルゲートFETおよび第3のFETはデプレッション形FETであり、第2のFETのドレイン電流一電圧特性の、ゲート、ソース間短絡時における飽和ドレイン電流をIDSSとするとき、第2のFETの動作点におけるドレイン電流が、ほぼ(1/2)IDSSになるように、第2のゲートのバイアス電圧が設定されることが望ましい。また、第3のFETのチャネル幅が第2のFETのチャネル幅のほぼ1/2であることが望ましい。更に、デュアルゲートFETおよび第3のFETをセルフバイアスすることができる。第2のゲートと共通電位との間に、第2の信号の周波数を共振周波

数とする直列共振回路を接続し、周波数変換された記号 を第2のFETのドレインから出力することが出来る。

【0010】上記の周波数変換器を、他の半導体回路と共にモノリシックに構成することが望ましい。

[0011]

【作用】このように、第3のFETを第1のFETに並列に接続し、第2のFETから第3のFETに至る電流の流路を設定することにより、第1のFETのゲートバイアスの設定値にかかわらず、第1のゲートから見た周波数変換器の相互コンダクタンスを大きく設定することが可能になる。したがって、第1の信号の雑音指数(以下、NFと記す)を低減するために、第1のゲートを、ほぼピンチオフ電圧にバイアスしても、第2のFETの動作点における相互コンダクタンスを高く設定することにより、第1の信号に対する高い周波数変換利得(高ゲイン)を得ることが出来る。このようにして、低NF、高ゲインの周波数変換器を実現することができる。

【0012】デュアルゲートFETおよび第3のFETに、デプレッション形FETを用いると、ゲート、ソース間を短絡したときの飽和ドレイン電流IDSSを基準にしてバイアスを設定することが出来、バイアスの設定が容易である。第2のFETの動作点におけるドレイン電流を(1/2) IDSS に設定すると、第2の信号が、大振幅の信号であっても、電流クリップの範囲が狭くなり、周波数変換利得を高くすることができる。

【0013】いま、第2、第3のFETのIoss をそれ ぞれ I DSS2, I DSS3, とし、第3のFETのチャネル幅 を第2のFETのチャネル幅の1/2に形成すると、I DSS3=(1/2) IDSS2になる。一方、第1のFETの ゲートバイアスをピンチオフ電圧Vth付近に設定した場 合には、第1のFETのドレイン電流 Ipi は小さくな り、第2、第3のFETのドレイン電流 I D2、 I D3 はほ ぼ等しくなる。したがって、第2のFETの動作点にお けるドレイン電流を(1/2) Ioss2 に設定するときに は、第3のFETの飽和ドレイン電流が(1/2) I DSS2 = IDSS3になるようにし、第3のFETのゲートバ イアスを設定しなければならない。これは、第3のFE Tのゲート、ソース間を短絡することによって容易に達 成される。デュアルゲートFETおよび第3のFET を、上記のようにセルフバイアスすると、周波数変換器 は自動的に上述の作用を行うことが出来る。

【0014】直列共振回路を第2のゲートと共通端子 (接地端子) との間に接続すると、その直列共振回路は 第2の信号に対してはフィルタとして働くと共に、周波 数変換された出力信号の周波数に対しては低インピーダ ンスになる。その結果、第2のFETは、出力信号に対しては共通ゲート接続(ゲート接地)の増幅器として動作し、周波数変換利得を増加させる。

【0015】周知のように、モノリシックに搭載される 50 複数のFETは、ゲート・ソース間電圧とドレイン電流

30

密度との関係が同一になるように構成することが出来 る。従って、本発明の周波数変換器を、その他の回路と 共に、モノリシックに構成することにより、ゲートバイ アスの設定が容易になる。

【0016】このように、本発明によれば、第1のFE Tについてはゲート・ソース短絡時の飽和電流よりかなり小さなドレイン電流が流れるように第1ゲートを深くバイアスして、雑音指数を小さくし、第2のFETの電流の大部分を第3のFETに流すようにする事により第2のFETの動作点を高相互コンダクタンスに設定する事が可能になる。このようにして、低NFで変換利得の大きな周波数変換器を実現することが出来る。

[0017]

【実施例】以下、図面を参照して本発明の実施例について説明する。図1は、本発明の周波数変換器の第1の実施例の回路図である。本実施例は、本発明の周波数変換器をFM受信機に適用した例である。

【0018】周波数変換器は、デュアルゲートFET4とFET3を備えている。これらのFETは、いずれもデプレッション型NチャネルFETである。以下の記述 20において、デュアルゲートFET4の、ゲートG1に関するFET部分をFET1と記し、ゲートG2に関するFET部分をFET2と記す。また、それぞれのFETを、ゲート、ソース間を短絡して飽和領域で動作させたとき、この動作をIDSS動作と記し、このときの飽和ドレイン電流を短絡・飽和電流IDSSと記す。

【0019】本実施例において、デュアルゲートFET のソース、すなわちFET1のソースSiは接地され、 ドレイン、すなわちFET2のドレインD2は負荷抵抗 を経由して駆動電源Voに接続されている。また、FE T3はFET1に並列に接続され、FET2の設定され たドレイン電流にほぼ等しいドレイン電流が流れるよう に、ゲートG3の電圧はバイアスされている。このよう に、FET3を付加したことによって、FET2からF ET3に至る電流路が設定され、FET1のゲートバイ アスに関わりなく、FET2の動作点を高gmに設定する ことが出来る。図1に示されているように、RF信号は ゲートG1に入力され、ローカル信号(局部発振信号) はゲートG2に入力される。IF (中間周波) 信号は、 ドレインD2から取出される。FET1のゲートバイア スViは、その雑音指数を低減させるために、ピンチオ フ電圧付近に設定されている。FET2のゲートバイア スV2は、そのドレイン電流が (1/2) Ioss2 付近 に動作点をもつように設定されている。ここで I pss2は、FET2の短絡・飽和電流である。FET3の ゲートパイアスV3は、FET3のドレイン電流がFE T2のドレイン電流 (1/2) IDSS2とほぼ同じ大きさ になるように設定されている。

【0020】次に本実施例の動作を説明する。RF信号はゲートG1に入力され、ローカル信号はゲートG2に入 50

力される。ゲートG1のゲートバイアスV1はピンチオフ電圧付近に設置されているので、FET1は低NFであるけれど、そのドレイン電流は小さくなる。その結果、FET3には、FET2のドレイン電流とほぼ同じ大きさのドレイン電流が流れる。通常、ローカル信号は大振幅の信号であるが、FET2のバイアス電流が(1/2)Ipss2に設定されているので電流クリップが生ずる範囲が小さく、変換利得が向上する。

【0021】前記したように、本発明においてはFET 1のゲートバイアス V_1 のとり方に関係なく、FET 2に電流を流すことが出来る。したがって、FET 2の動作点におけるmを大きくして高い変換利得を得ることが出来る。本実施例では、FET 1、2、3のチャネル幅が200 μ m、 V_{th} が-1.0Vであって、 V_{1} は-0.5~-0.8V、 V_{2} は1~3V、 V_{3} は-0.2~0.4Vに設定されている。この設定によって、低雑音指数で、整合回路なしで50 Ω 系負荷を駆動できる程度に高出力の周波数変換器を実現することが出来る。

【0022】図2は、本発明の第2の実施例の回路図である。本実施例においては、FET3のチャネル幅をFET2のチャネル幅の約2分の1とし、FET2のゲートバイアスV2は、図1の実施例と同様に、飽和ドレイン電流が(1/2)IDSS2になるように設定されている。FET3は、ゲート、ソース間が短絡され、したがって飽和領域においては短絡・飽和電流IDSS3=(1/2)IDSS2が流れる。このように、FET3のゲート、ソース間を短絡するだけで、FET2の設定されたドレイン電流(1/2)IDSS2がFET3を流れるように、FET3のドレイン電流特性を設定することが出来る。このようにして図2の回路は、図1の回路と同様の効果を達成することが出来る。

【0023】図3は、本発明の第3の実施例の回路図である。本実施例は、FET1、FET3のソース、接地間に、抵抗とキャパシタとの並列接続を接続し、セルフバイアス動作としたものである。FET1のセルフバイアス回路は、FET1のゲート・ソース電圧がピンチオフ電圧付近になるようにバイアス電圧を発生する。FET3のセルフバイアス回路は、FET3の飽和ドレイン電流がFET2のドレイン電流に等しくなるように、バイアス電圧を発生する。

【0024】図4および図5は本発明のデュアルゲート FET周波数変換器のFET構造を表わす図である。等 価回路的には図4と図5は同じであるが、図5では図4 の各ゲートに関するFETの各々にドレイン、ソース電 極を設けて各々を単独のFETとして構成している点が 図4と異なる。

【0025】図6は本発明の第4の実施例の回路図である。本実施例は、図1の回路のFET2のゲート回路に直列共振回路を設けた周波数変換器である。本実施例の周波数変換器を構成するFETの各ゲートバイアスは、

図1の装置と同様に設定される。直列共振回路の共振周 被数は、ローカル信号の周波数に等しく、この共振回路 はローカル信号に対してはフィルタとして作用する。一方、この共振回路はIF信号に対しては低インピーダン スになる。したがって、FET2はIF信号に対しては ゲート接地接続の増幅器として働く。その結果、図6の 周波数変換器は、図1の周波数変換器よりも高ゲインである。

[0026]

【発明の効果】以上説明したように、本発明は次の効果 を有する。

- (1) 第3のFETを第1のFETに並列に接続することにより、第1のFETのゲートバイアスの設定値の如何にかかわらず、周波数変換信号を出力する第2のFETを高gmに設定することが出来、その結果、周波数変換利得の大きな周波数変換器を実現することが出来る。第2のFETが高gmで動作することが出来るので第2のFETに比較的大きな電流を流すことができ、そのため、周波数変換器は、50 Ω 系負荷を直接、駆動することが出来る。その結果、周波数変換器周辺の設計に自由度が生じる。
- (2) 第1のFETのゲートバイアスをピンチオフ電圧 付近に設定することにより、高利得の周波数変換特性を 失うことなく、低雑音指数を実現することが出来る。
- (3) 第2のFETのドレイン電流の動作点を、該FE Tの短絡・飽和電流の1/2に設定することにより、第 2のFETに入力される信号の振幅が大きくても電流ク リップの範囲を小さくし、変換利得を高くすることが出 来る。
- (4) 第3のFETのチャネル幅を第2のチャネル幅の 30 7 1/2にすることにより、第3のFETのゲート、ソー 8 ス間を短絡するのみで、上記(3)の効果を達成するこ G1 とが出来る。 D.
- (5) ゲート電圧をセルフバイアスすることにより、複雑なプロセスを経ずに上記(1) 乃至(4) の効果を達成することが出来る。

- (6)第2のFETのゲートと共通端子間に第2の信号の周波数を共振周波数とする直列共振回路を設けることにより、周波数変換出力信号に対して第2のFETを共通ゲート接続の増幅器として動作させることが出来、それによって周波数変換利得を向上させることが出来る。
- (7) 周波数変換器を他の回路と共にモノリシック集積 回路として形成することにより、ゲートバイアスの設定 が容易になり、周波数変換器ばかりでなく、その周辺回 路の設計が容易になる。

10 【図面の簡単な説明】

- 【図1】本発明の第1の実施例の回路図である。
- 【図2】本発明の第2の実施例の回路図である。
- 【図3】本発明の第3の実施例の回路図である。
- 【図4】本発明の周波数変換器のFET構造を表わす図である。
- 【図5】本発明の周波数変換器のFET構造を表わす図である。
- 【図6】本発明の第4の実施例の回路図である。
- 【図7】従来のデュアルゲートミキサの構成図である。
- 20 【図8】デュアルゲートFETを2つのFETの直列接 続で表現した図である。
 - 【図9】デュアルゲートFETの従来例の断面構造を示す図である。
 - 【図10】デュアルゲートFETの従来例の断面構造を示す図である。

【符号の説明】

- 1, 2, 3 FET
- 4, 5 デュアルゲートFET
- 6 RF周波数带整合回路
- 7 ローカル周波数帯整合回路
- 8 IF周波数帯整合回路
- G1, G2, G11, G12 ゲート
- D, D1, D2 ドレイン
- S, S₁, S₂ ソース
- n, n+, n1, n2 不純物濃度

